

Uniwersytet Warszawski
Wydział Fizyki
Zakład cząstek i oddziaływan fundamentalnych

Testowanie prototypu procesora PAC 2

Karol Bunkowski



Praca magisterska
napisana pod kierunkiem

Prof. dr hab. Jana Królkowskiego

Warszawa 2001

Spis treści

1 AKCELERATOR LHC, JEGO PROGRAM NAUKOWY I EKSPERYMENT	1
CMS.....	1
1.1 PROGRAM BADAWCZY LHC	1
1.2 BUDOWA DETEKTORA CMS	1
2 SYSTEM WYZWALANIA	3
2.1 STOPNIE TRYGERA	3
2.2 SYSTEM WYZWALANIA PIERWSZEGO STOPNIA	3
2.3 TRYGER RPC.....	4
2.3.1 Zasada działania	4
2.3.2 Komory RPC	6
2.3.3 System trygera RPC	8
3 PROCESOR PAC.....	9
3.1 DANE WEJSCIOWE I ODPOWIEDZI PACA	9
3.2 ZASADA DZIAŁANIA PROCESORA PAC.....	11
3.3 PROGRAMOWALNOŚĆ I UKŁAD SCIEZKI BRZEGOWEJ	14
4 UKŁAD TESTOWY	16
4.1 PUNIT (LOGIC PATTERN UNIT)	16
4.2 TRYBY PRACY UKŁADU TESTOWEGO	17
4.3 SYNCHRONIZACJA DANYCH Z SYGNAŁEM ZEGARA	18
4.4 BAZA DANYCH.....	19
4.5 PROGRAM TESTUJĄCY	19
5 TESTY PACA.....	19
5.1 TESTY MECHANIZMU PROGRAMOWANIA	20
5.2 TESTY POPRAWNOŚCI DZIAŁANIA LOGIKI PACA	20
6 STWIERDZONE BŁĘDY.....	22
6.1 ZŁE POLĄCZONE PRZERZUTNIKI W REJESTRZE MASEK	22
6.2 PRZEKLAMANIA BITÓW WPISYWANYCH W REJESTR MASEK	23
6.3 WPŁYW WYSYLANIA WYMUSZEN NA DZIAŁANIE UKŁADU SCIEZKI BRZEGOWEJ	23
6.4 NIEPRAWIDŁOWE OBLICZANIE WEJŚC NIEKTÓRYCH MUXÓW	24
6.5 BŁĄD W PROJEKCIE MUXÓW MX1 BLOKU DZIEWIĄTEGO	25
7 PODSUMOWANIE.....	25
DODATEK A. SPOSÓB KONSTRUOWANIA TESTÓW POPRAWNOŚCI	
DZIAŁANIA LOGIKI PACA	26
1. TESTY UKŁADU „LPT IF NOT HPT & FLAG”	26
2. TESTY LUTÓW	26
3. TESTY UKŁADU „BIGGER ONLY”	26
4. TESTY UKŁADÓW „CODE OF THE BIGGEST”	27
5. TEST DEMULTIPLESERÓW (DMUX)	27
6. TEST MULTIPLESERÓW I UKŁADU GRUPOWANIA ŚLADÓW (TRACK GROUPING).....	28
7. TESTY UKŁADÓW DEFINICJI ŚLADU („TRACK SIGNAL”)	29
8. TEST UKŁADU DYSTRYBUCJI BITÓW WEJSCIOWYCH DO BŁOKÓW.....	30

9. TEST UKŁADU MASKOWANIA BITÓW WEJŚCIOWYCH.....	30
DODATEK B. NÓZKI PACA.....	31
PODZIEKOWANIA	33

1 Akcelerator LHC, jego program naukowy i eksperyment CMS

1.1 Program badawczy LHC

LHC - Large Hadron Collider będzie kolowym akceleratorem w którym przyspieszane i zderzane będą przeciwbieżne wiązki protonów lub ciężkich jonów. Jego uruchomienie planowane jest na 2006 rok. Będzie to najpotężniejsze urządzenie spośród wszystkich, jakie do tej pory powstały na potrzeby fizyki wysokich energii. Powinno ono umożliwić dalsze, lepsze zrozumienie świata cząstek elementarnych.


Współczesna wiedza o fundamentach budowy materii zawiera się w tzw. modelu standardowym. Jego przewidywania są znakomicie zgodne z wynikami doświadczalnymi. Do tej pory jednak nie został odkryty bozon Higgsa, bardzo ważny element tego modelu, odpowiedzialny za nadawanie masy innym cząstkom. Mimo swoich niewatpliwych sukcesów model standardowy posiada też jednak pewne wady: ma dużą liczbę wolnych parametrów, nie daje odpowiedzi na podstawowe pytania takie jak np.: dlaczego obserwuje się trzy generacje fermionów, dlaczego ładunek elektryczny jest skwantowany. Dlatego rozpatrywane są rozszerzenia modelu standardowego, np. modele supersymetryczne, lub inne nowe teorie, np. teorie wyższych wymiarów. Konsekwencją przewidywan tych teorii jest istnienie nowych, do tej pory nie odkrytych cząstek. To właśnie odkrycie i zbadanie cząstki Higgsa oraz cząstek spoza modelu standardowego jest najważniejszym celem eksperymentu LHC. Ze względu na to, że przewidywane masy tych cząstek są bardzo duże, a przekroje czynne na ich produkcję małe, do ich wytworzenia potrzebna jest duża energia i świetność. Dlatego w akceleratorze LHC protony przyspieszane będą do energii 7 TeV, a jego docelowa świetność powinna wynieść $10^{34} \text{ cm}^{-2} \text{ s}^{-1}$. Aby uzyskać taką świetność, paczki, w które będą zgrupowane protony, przecinać się będą co 25 ns, w każdym przecięciu zachodzić będzie ok. 20 zderzeń proton-proton, w wyniku których wyprodukowanych zostanie kilkaset cząstek.

Program LHC przewiduje również działanie z wiązkami ciężkich jonów (jądra od wapnia do ołowiu). Celem tych eksperymentów jest badanie innego interesującego zagadnienia – istnienia i własności plazmy kwarkowo-gluonowej. W tym przypadku zderzenia paczek zachodzić będą co 125 ns, ale w ich wyniku produkowanych będzie znacznie więcej cząstek.

Tak wysoka energia i częstota zderzeń stawia bardzo duże wymagania detektorom, jakie będą działać przy LHC: powinny one charakteryzować się m.in. dużą granularnością, małym czasem martwym, odpornością na wysokie promieniowanie, krótkim czasem odpowiedzi.

1.2 Budowa detektora CMS

Detektor CMS – Compact Muon Solenoid będzie jednym z czterech detektorów przy akceleratorze LHC. Zbudowany on będzie według schematu klasycznego dla współczesnych detektorów stosowanych w fizyce wysokich energii (Rys. 1.1) [1]. Jego najważniejszym elementem jest nadprzewodzący selenoid o długości 13 m i średnicy 6 m. Pole magnetyczne przez niego wytwarzane będzie tak silne (4 T wewnątrz, 2 T na zewnątrz), że umożliwi precyzyjny pomiar pędu cząstek o energii do kilku TeV.



Rys. 1.1: Detektor CMS.

Wewnątrz selenoidu znajdują się:

- detektory śladowe: pikselowe i paskowe detektory krzemowe,
- kalorymetry: elektromagnetyczny (ECAL), oparty na kryształach PbWO_4 i hadronowy (HCAL), złożony z plastikowych scyntylatorów i mosiadzu.

Na zewnątrz selenoidu umieszczone będą cztery warstwy stacji mionowych. Każda ze stacji mionowych w beczce ($0 < |\eta| < 1.0$) składać się będzie z komór dryfowych (ang. Drift Tube - DT) i z jednej lub dwóch płaszczyzn komór RPC (ang. Resistive Plate Chambers). Natomiast każda ze stacji z pokryw ($1 < |\eta| < 2.1$) złożona będzie z komór CSC (ang. Cathode Strip Chamber) i z jednej płaszczyzny komory RPC. Stacje mionowe przedzielone będą żelaznymi płytami zamykającymi strumień pola magnetycznego i pełniącymi rolę absorbenta.

Tuż przy rurze akceleratora umieszczone zostaną dodatkowe kalorymetry hadronowe (Very Forward Calorimeter - HF).

Detektor będzie umieszczony w hali eksperymentalnej znajdującej się ok. 100 metrów pod ziemią. Bezpośrednio na detektorze będzie umieszczona tylko niezbędna elektronika odczytująca i na pewien czas gromadząca sygnały, większa część elektroniki znajdować się będzie w innej podziemnej hali tzw. counting house, połączonym z detektorem poprzez wysokoprzepustowe łącza optyczne.

2 System wyzwalania

Kluczowym elementem eksperymentu jest system wyzwalania (tryger) [2]. Detektor zbiera ok. 1 MB danych z każdego przecięcia paczek, co daje ogromny strumień 40 GB danych na sekundę, praktycznie niemożliwy do zapisania na zadnych, dostępnych nośnikach. Jednak większość z tych zdarzeń to produkcja dobrze już znanych, a przez to mało interesujących przypadków. Zadaniem systemu wyzwalania jest więc wybranie z początkowej liczby 40 milionów przecięcia na sekundę ok. 100 przypadków/s, w których mogły pojawić się interesujące zdarzenia. Sygnatura umożliwiająca odróżnienie tych zdarzeń od przypadków tła są m.in.: wysokoenergetyczne leptony, fotony lub dzety hadronowe oraz brakująca energia poprzeczna będąca wynikiem produkcji słabo oddziałujących cząstek uciekających z detektora.

2.1 Stopnie trygera

W eksperymencie CMS system wyzwalania został podzielony na dwa główne stopnie. Stopień pierwszy oparty jest na dedykowanej elektronice. Ze względu na wymaganą szybkość działania analizuje on jedynie zgrubne dane z kalorymetrów i systemu mionowego. Choć decyzja o odrzuceniu przypadku musi zapadać co 25 ns, to na jej podjęcie pierwszy stopień trygera, dzięki tzw. przetwarzaniu potokowemu, ma 3,2 μ s. W tym czasie całość danych o przypadku przechowywana jest w pamięciach buforowych (rejestrach przesuwanych). Jeśli dany przypadek zostanie zaakceptowany przez pierwszy stopień, dane te są przekazywane do trygera wyższego stopnia, który będzie realizowany przez farmę kilku tysięcy komercyjnych procesorów. Przypadki zaakceptowane przez tryger wyższego stopnia będą zapisywane w masowych pamięciach i później analizowane. Zadaniem trygera pierwszego stopnia jest zredukowanie częstotliwości zdarzeń do ok. 30 kHz (przy maksymalnej świetlności), tryger wyższego stopnia powinien obniżyć tę częstotliwość do ok. 100 Hz.


2.2 System wyzwalania pierwszego stopnia

Pierwszy stopień trygera składa się z trzech podstawowych podsystemów: trygera kalorymetrycznego, trygera mionowego oraz trygera globalnego (Rys. 2.1) [2]. Trygery kalorymetryczny i mionowy nie podejmują decyzji o odrzuceniu lub zaakceptowaniu danego przypadku, ich zadaniem jest odnalezienie określonych obiektów i przekazanie informacji o ich energii i współrzędnych do trygera globalnego. Tryger kalorymetryczny sortuje zidentyfikowane elektrony, fotony, leptony τ oraz dzety, spośród każdego typu wybiera po 4 o najwyższej energii, a także oblicza wektor całkowitej brakującej energii poprzecznej. Tryger mionowy natomiast odnajduje 4 miony o najwyższym pedzie. Tryger globalny sprawdza, czy obiekty te mają energie powyżej ustalonych progów, a dzięki temu, że zna również ich współrzędne, może różnicować progi w zależności od obszaru detektora z którego pochodzą, może również uwzględnić ich usytuowanie względem siebie. Wartości progów są optymalizowane tak, aby uzyskać jak największą efektywność przy równoczesnym zachowaniu wymaganego stopnia redukcji częstotliwości zdarzeń.

Rozpady poszukiwanych nowych cząstek na miony dają sygnały, które mogą być stosunkowo łatwo odróżnialne od tła. Dodatkowo miony są cząstkami o dużej przenikalności, dlatego system komór mionowych umieszcza się w zewnętrznych obszarach detektora, gdzie nie docierają żadne inne cząstki, gdyż są wcześniej pochłaniane. Ułatwia to znacznie

identyfikacje mionów i pomiar ich pedu. Z tych względów system mionowy jest niezwykle ważnym elementem całego eksperymentu, a w szczególności systemu wyzwalania.

W skład trygera mionowego wchodzi dwa, uzupełniające się podsystemy: jeden oparty na detektorach DT i CSC, drugi na komorach RPC, dedykowanych specjalnie dla systemu wyzwalania. Detektory DT i CSC zapewniają precyzyjny pomiar toru czastek, kluczowy dla dokładnego wyznaczenia ich pedu. Natomiast detektory RPC charakteryzują się (szczególnie w przeciwieństwie do DT) znakomitą rozdzielczością czasową, umożliwiającą jednoznaczne przypisanie czastki do przecięcia paczek, oraz wysoka granularnością pozwalającą na prace przy wielkiej liczbie czastek. Prawidłowe połączenie tych dwóch systemów owocuje wysoką efektywnością i wydajnym odrzucaniem tła, umożliwia również wzajemne monitorowanie i kalibracje.



Rys. 2.1: Schemat pierwszego stopnia trygera

Trygery DT i CSC mają za zadanie znaleźć w każdym przecięciu paczek po 4 miony o najwyższym pedzie, tryger RPC powinien odszukać 4 najszybsze miony w beczce i 4 w pokrywach. Informacje z każdego z tych trygerów (ped mionów, współrzędne, jakość śladów) są przekazywane do globalnego trygera mionowego, który wybiera 4 najlepsze czastki i przekazuje je do trygera globalnego.

2.3 Tryger RPC


2.3.1 Zasada działania

Aby tryger RPC spełnił postawione przed nim zadania, tzn. potrafił wydajnie odnajdywać wysokoenergetyczne miony, musi wykonywać symultanicznie trzy podstawowe funkcje:

- z wysoką efektywnością identyfikować ślady mionów,
- jednoznacznie przypisać znalezione miony do przecięcia, z którego pochodzą,

- na tyle dokładnie wyznaczyć ped, aby możliwe było wyróżnienie najbardziej energetycznych mionów.

Dla potrzeb trygera najważniejszy jest dokładny pomiar zakrzywienia torów mionów w polu magnetycznym, a nie precyzyjne wyznaczenie ich kierunków. Ze względu na konfigurację pola magnetycznego wytworzonego przez selenoid miony zakrzywiane będą w płaszczyźnie $R-\phi$. Aby zbadać to zakrzywienie wystarczy dokładnie zmierzyć dla kilku punktów toru współrzędna ϕ (Rys. 2.2). Dlatego komory RPC zaproponowane do eksperymentu CMS będą komorami paskowymi, umożliwiającymi odczyt punktu przejścia czastki tylko w jednym wymiarze. W beczce tworzyć one będą sześć cylindrycznych warstw, a paski odczytowe będą równoległe do osi wiązki. Natomiast w każdej z dwóch pokryw komory RPC ułożone będą w cztery warstwy prostopadłe do osi wiązki, a paski będą biec radialnie. Paski będą miały szerokość kilku centymetrów tak, aby każdy z nich pokrywał $5/16^\circ$ we współrzędnej ϕ .



Rys. 2.2: Przekrój poprzeczny przez beczkę detektora CMS. Tor mionu jest zakrzywiany przez pole magnetyczne wytwarzane przez selenoid. Komory RPC mierzą punkty przejścia mionu. Paski komór biegną prostopadłe do płaszczyzny rysunku.


Najprostszym i najszybszym algorytmem umożliwiającym zrekonstruowanie toru mionu na podstawie sygnałów z komór RPC jest tzw. PAtern Comparator (PAC). Idea jego działania polega na porównaniu sygnałów z komór z wcześniej zdefiniowanymi wzorcami (paternami) sygnałów, jakie mogłyby powstać po przejściu wysokoenergetycznych mionów (Rys. 2.3). Wzorce te zostały znalezione z komputerowych symulacji, każdemu z nich została przypisana wartość pedu poprzecznego mionu. Oczywiście możliwych wzorców jest bardzo dużo, dodatkowo, ze względu na wielokrotne rozpraszanie i fluktuacje energii miony wyemitowane w tym samym kierunku z jednakowym pedem mogą pozostawić różne ślady. Wzorce porządkuje się grupując wszystkie wzorce zawierające jeden pasek wybranej komory, zwanej komorą referencyjną.

Przeprowadzone symulacje pokazały [3], że aby zrekonstruować tor mionu wystarczy odnaleźć czasową koincydencję sygnałów z czterech komór RPC (ślady 4/4). Aby jednak zwiększyć efektywność, uwzględniane są także koincydencje sygnałów z jedynie trzech komór (ślady 3/4). Są one jednak traktowane jako ślady o niższej jakości niż ślady 4/4. Na podstawie symulacji stwierdzono również, że dla zwiększenia efektywności konieczne jest uwzględnienie mionów o nieco niższym pedzie, które w wyniku zakrzywienia toru w polu

magnetycznym nie dolatują do zewnętrznych warstw komór. Dlatego dwie wewnętrzne stacje mionowe z beczki zawierają po dwie warstwy komór RPC tak, aby również te niskopędowe miony przechodziły przez cztery komory.

Do różnych obszarów detektora potrzebne są różne zestawy wzorców, dlatego nie mogą one być wpisane do systemu trygera na stałe, lecz powinna istnieć możliwość ich programowania.

Rozważano różne sposoby implementacji algorytmu PAC w urządzeniach elektronicznych (programowalne procesory FPGA, pamięci „Look Up Table”). Zdecydowano się jednak na zaprojektowanie i wyprodukowanie dedykowanego procesora ASIC (zwanego dalej PAC), gdyż wydaje się, że jest to najbardziej optymalna opcja ze względu na możliwości i koszty. Procesor, którego przetestowanie było celem niniejszej pracy, jest drugą wersją PACa. Został on wyprodukowany w technologii 35 μm , co umożliwiło zmieszczenie w nim układów analizujących obszar detektora zawierający osiem pasków komory referencyjnej.




Rys. 2.3: Zasada działania procesora PAC – dopasowywanie torów do wzorców. Rysunek pokazuje również, jakie obszary poszczególnych komór RPC analizuje jeden procesor (jeden procesor analizuje jeden sektor, sąsiadujące sektory częściowo pokrywają się, jedynie paski stacji referencyjnej podłączone są tylko do jednego procesora).

2.3.2 Komory RPC


Komory RPC wykorzystywane w detektorze CMS składają się z czterech bakelitowych płyt tworzących dwa szczelne pudła gazowe o grubości przerwy 2 mm, wypełnione mieszkanką gazową (freon z dodatkiem innych gazów) Rys. 2.4 [1]. Zewnętrzne powierzchnie płyt pokryte są warstwą grafitu, do którego podłączone jest źródło wysokiego napięcia. Pomiedzy wnekami znajdują się metalowe paski umożliwiające odczyt pozycji

powstania kaskady elektronicznej wywołanej przejściem naładowanej czastki. Efektywnosc takich komór siega 100%, W CMS komory RPC beda pracowały w ograniczonym modzie proporcjonalnym.




Rys. 2.4: Przekrój komory RPC o dwóch wnekach gazowych.

Stacje mionowe w beczce dziela sie na piec kól, z których kazde sklada sie z 12 sektorów obejmujących po 30° w ϕ . Paski odczytowe komór RPC biegną równolegle do wiązki, ich szerokosc wynosi od 2 do 4 cm. Aby zapewnić prawidłową segmentację trygera w η , paski wewnątrz kazdego kola zostały podzielone na dwie czesci, oprócz komór referencyjnych, gdzie zostały podzielone na trzy czesci (Rys. 2.5) [4]. Jako komory referencyjne (patrz pp. 2.4.2) zostały wybrane zewnętrzne RPC stacji drugiej dla kól -2 i 2 oraz wewnętrzne dla kól $-1, 0, 1$.




Rys. 2.5: Układ komór RPC w stacji drugiej (RB2) w beczce. Paski komór referencyjnych podzielone sa na trzy czesci.



Rys. 2.6: Układ komór RPC w pokrywach.

W pokrywach każda z czterech warstw stacji mionowych dzieli się w ϕ na 36 sektorów (oprócz najbliższych wiązki obszarów stacji 2, 3 i 4, podzielonych na 18 sektorów). W R stacje dzieli się na trzy części. Każda część zawiera jedną komorę RPC, której paski są podzielone w η na 2, 3 lub 4 części (Rys. 2.6). Paski biegną radialnie, prostopadłe do wiązki. Referencyjnymi są komory ze stacji drugiej.




Rys. 2.7: Podział komór RPC na wieże w η .

Cały system komór RPC został podzielony na potrzeby trygera na 33 wieże w η , definiowane przez długość pasków komór referencyjnych (Rys. 2.7) Każda wieża dzieli się na 12 logicznych sektorów w ϕ .

2.3.3 System trygera RPC

Schemat układu trygera RPC przedstawia Rys. 2.8. Analogowe sygnały z pasków komór konwertowane są przez układy FEC (Front End Chip) do postaci cyfrowej (1 – pasek „zapalony”, 0 – „nie zapalony”), następnie są synchronizowane, pakowane (LMUX), uśredniane i przesyłane przez łącza optyczne do elektroniki decyzyjnej w podziemnym holu pomiarowym. Tam dane po odczytaniu przechodzą przez tzw. splitter, który ma na celu tworzenie kilku kopii sygnału wejściowego, i następnie są przekazywane do płyt trygera. Układy LDMUX znajdujące się na tych płytach dekompresują i w odpowiedni sposób rozsyłają dane do procesorów PAC. Każda płyta trygera zawiera 12 PACów i analizuje dane z jednego 30° sektora jednej wieży. Zadaniem każdego procesora PAC jest wyszukanie jednego śladu mionu o najwyższym pedzie w segmencie 2.5° w ϕ na, zawierającym osiem pasków komory referencyjnej. Ślady znalezione przez wszystkie PACe z jednej płyty są ghostbustowane i sortowane, cztery miony o najwyższym pedzie przekazywane są do dalszych części systemu. Czas przeznaczony na wykonanie wszystkich operacji to maksymalnie $2,025 \mu\text{s}$ (81 bx).



Rys. 2.8: Schemat trygera RPC.

3 Procesor PAC

3.1 Dane wejściowe i odpowiedzi PACa

W omawianej wersji PAC podzielony jest na 9 bloków [5]. Każdy z bloków 1 - 8 analizuje dane z obszaru zawierającego jeden pasek komory referencyjnej, wykorzystując do tego dane z komór: 1 (bity dalej zwane MS1_OR1), 2 (MS2_OR1), 3 (MS3_OR1) i 4 (MS4_OR1) (numeracje komór w każdej wieży przedstawia Rys. 2.7). Natomiast blok 9, wykorzystywany tylko w wieżach z beczi, służy do wyszukiwania mionów o niższym pedzie, które ze względu na zakrzywienie toru w polu magnetycznym nie doleciały do zewnętrznych komór. Blok ten analizuje obszar zawierający 8 pasków komory referencyjnej, wykorzystując dane z komór: 1 (bity MS1_OR1 oraz bity MS1_OR4 – każdy bit odpowiada 4 paskom komory (logiczny OR4 obliczany przez LDMUXy)), 2 (MS2_OR1), 1p (MS1p_OR4) i 2p (MS2p_OR4) (Rys. 3.3).

Pełne wymuszenie PACa (dane wejściowe) to 124 bity (Rys. 3.1). Bity te są przekazywane do PACa w dwóch częściach. Pierwsza część - bity nieparzyste, wysyłane są na rosnącym zboczku zegara, druga część - bity parzyste, wysyłane są na zboczku malejącym.

123	100	76	66	58	46	32	0
MS4_OR1 [24...1]	MS3_OR1 [24...1]	MS2p_OR4 [10...1]	MS2_OR1 [8...1]	MS1_OR4 [12...1]	MS1p_OR4 [14...1]	MS1_OR1 [32...1]	

Rys. 3.1: Układ bitów w wymuszeniu.

Odpowiedz PACa to 8 bitów. Pierwszy bit mówi o znaku śladu, następne dwa o jego jakości według schematu:

Jeśli ślad został zidentyfikowany przez bloki 1 – 8 (wysoki ped):


- 11 – ślad został znaleziony na podstawie sygnałów z każdej z czterech komór;
- 10 – ślad został znaleziony na podstawie sygnałów z komór 1, 2, 3 lub 1,2,4;

- 01 – ślad został znaleziony na podstawie sygnałów z komór 2, 3, 4,
- 00 – ślad został znaleziony na podstawie sygnałów z komór 1, 3, 4,


jesli ślad został zidentyfikowany przez blok 9 (niski ped):

- 11 – ślad został znaleziony na podstawie sygnałów z kazdej z czterech komór;
- 00 – ślad został znaleziony na podstawie sygnałów z którychkolwiek trzech komór.

Wejscia PaCa:



Rys. 3.2: Schemat rozsyłania bitów wejściowych do bloków 1-8. Do każdego bloku trafia tylko część bitów wejściowych, z niektórych obliczany jest OR (kolor niebieski – OR4, zielony - OR3, żółty - OR2). Rysunek przedstawia sposób obliczania wejść bloku 1. Dla bloku drugiego schemat jest taki sam, jedynie przesunięty o jeden bit w prawo, dla bloku trzeciego o dwa bity, itd.



Rys. 3.3: Schemat obliczania wejść bloku 9 z bitów wejściowych. Kolor fioletowy oznacza OR8, niebieski – OR4, żółty OR2. W wyniku błędu w konstrukcji PACa wejścia nr 12 i 13 multiplexerów mx1 nie są aktywne.

Wśród śladów o wysokim pedzie gradacja jakości jest następująca: najwyższa jakość to 11, potem 10, 01, i najniższa 00.


Pozostałe pięć bitów odpowiedzi to kod odpowiadający pedowi. Układ, schemat oznaczenia i opis funkcji nóżek PACa zawiera dodatek B.

3.2 Zasada działania procesora PAC


Ogólny schemat PACa przedstawia Rys. 3.5. Przed właściwym użyciem PACa należy zaprogramować, to znaczy wpisać w niego wzorce oraz kilka innych danych konfiguracyjnych jego działanie. W każdy z dziewięciu bloków można wpisać 160 wzorców, po 80 dla śladów mionów dodatnich i ujemnych.

Bity wejściowe jednego wymuszenia z dwóch zbroczy zegara są najpierw zsynchronizowane i do dalszych układów wysyłane są jednocześnie. Każdy bit może zostać zablokowany przez programowalny układ tzw. maski. Jeśli bit maski ustawiony jest na „1”, wówczas odpowiadający mu bit wejściowy jest zawsze ustawiany na „0”. Następnie bity wejściowe są dystrybuowane do bloków według schematu z Rys. 3.2 i Rys. 3.3. Z bitów skrajnych obliczane są logiczne OR, gdyż odpowiadają one bardziej zakrzywionym śladom, dla których nie jest wymagana tak duża dokładność.


Wewnątrz bloków odbywa się porównywanie bitów wejściowych z zaprogramowanymi wzorcami. Jeden wzorec to trzy liczby wpisane w programowalne rejestry trzech tzw. multiplexerów (MUX). Do każdego multiplexera trafiają bity z jednej płaszczyzny. Jeśli bit wejściowy wskazywany przez rejestr przyjmie wartość „1”, to na wyjściu multiplexera pojawi się „1” (Rys. 3.4).



Rys. 3.4: Zasada działania multiplexera. Na wyjściu pojawia się „1” tylko wtedy, gdy wartość bitu, którego numer zapisany jest w programowalnym rejestrze, jest „1”.



Rys. 3.5: Ogólny schemat procesora PAC. Układy zaznaczone na zielono i czerwono sa programowalne (opis układów znajduje sie w tekście)



Rys. 3.6: Schemat układu definicji torów (track signal circuit) w blokach 1 – 8 (rysunek po lewej) i w bloku 9 (rysunek po prawej).

Wyjścia trzech multiplexerów z danego wzorca oraz bit komory 2 wchodzi do układu definicji śladu (Track signal circuit). Jego działanie przedstawia Rys. 3.6. Bity jakości śladu (track quality) są wynikiem logicznych AND z odpowiednich wyjść multiplexerów i bitu komory 2. Natomiast bit „ślady” („track”) uzyskuje wartość „1” jeśli znaleziony w danym wzorcu ślad ma jakość nie mniejsza niż ślad znaleziony w jakimkolwiek innym wzorcu. Z bitów jakości śladu wszystkich wzorców (oddzielnie dla bloków 1-8 i bloku 9) obliczane są przez układ „Hpt track selection” lub „Lpt track selection” dwa bity „wybór śladu” (track selection). Są to te same bity, które pojawiają się w odpowiedzi PACa (pp. 3.1). Ich wartość odpowiada jakości najlepszego znalezionego śladu (jednego lub wielu). Sygnały „ślady” są następnie grupowane (oddzielnie w każdym bloku, oddzielnie ślady pozytywne i negatywne) według zasady:

- wzorce 1-16 – OR16,
- wzorce 17-24 – OR8,
- wzorce 25-32 – OR8,
- wzorce 33-36 – OR4,
- wzorce 37-40 – OR4,
- wzorce 41-44 – OR4,
- wzorce 45-48 – OR4,
- wzorce 49-64 – z każdego kolejnych dwóch obliczany jest OR2,
- wzorce 65-80 – bez zmian.

Pozwala to przypisać kilku różnym wzorcom ten sam kod pedu. W ten sposób 80 bitów odpowiadających sygnałom śladów jest redukowanych do 31. Wyniki każdego OR trafiają do programowalnych tzw. demultiplexerów (DMUX), w których, jeśli w grupie


pojawił się choć jeden ślad, przypisywana jej jest (wcześniej zaprogramowana) liczba o wartości 0-15 dla śladów wysokopedowych (bloki 1-8) i 0-7 dla śladów niskopedowych (blok 9). Liczby te powinny być w takiej, aby śladom o wyższym pedzie przypisana była większa liczba. Następnie spośród liczb odpowiadających wszystkim śladom pozytywnym z bloków 1-8 wybierana jest największa, podobnie wśród śladów negatywnych (układy „Code of the biggest”). Kolejny układ „Bigger only” porównuje te dwie liczby i wybiera większą. Wybrana liczba jest teraz numerem komórki w układzie pamięci LookUp Table (LUT) (tabela 16 pięciobitowych liczb o programowalnej wartości), z której odczytywany jest zaprogramowany kod. Podobna procedura jest stosowana do śladów z bloku 9, z tym, że w tym przypadku LUT jest tabela osmiu czterobitowych liczb. O tym, który z kodów (Hpt czy Lpt) znajdzie się w końcowej odpowiedzi PACa decyduje układ wyboru kodu („Lpt if not Hpt and mask”). Jeśli programowalny bit „flag” ustawiony jest na „0”, kod odpowiadający śladowi Lpt przechodzi wtedy, gdy ma większą jakość niż ślad Hpt. Jeśli „flag” = „1”, kod Lpt przechodzi jedynie wtedy, gdy nie został znaleziony żaden ślad Hpt.

Bit znaku jest programowalny oddzielnie dla śladów pozytywnych i negatywnych części Hpt i Lpt. W końcowej odpowiedzi znajduje się ten odpowiadający wybranemu przez PACa śladowi.

3.3 Programowalność i układ ścieżki brzegowej

Programowanie PACa jest realizowane przy pomocy szeregowego interfejsu ścieżki brzegowej [6]. System ten (ang. Test Access Port and Boundary Scan Architecture, w skrócie Boundary Scan - BS) jest elektronicznym standardem stworzony pierwotnie na potrzeby łatwego testowania układów elektronicznych i płytek (odczytywania i wymuszania stanów nóżek układu scalonego), ale dzięki swojej uniwersalności może być również stosowany do innych celów. Podstawowymi elementami tego systemu wbudowywanymi w układ scalony są (Rys. 3.7) [7]:

- Cztery lub pięć dodatkowych nóżek: TDI (Test Data In), TDO (Test Data Out), TMS (Test Mode Select) i TCK (Test Clock) oraz opcjonalna nóżka TRST (Test Reset) tworzące standardową szynę TAP (Test Access Port);
- Kontroler TAP będący prostą maszyną stanów sterowaną sygnałami TMS oraz TCK, który generuje sygnały kontrolujące pozostałe elementy Boundary-Scan;
- Rejestr Instrukcji, który jest używany do ustawienia zadanego trybu pracy i wybrania odpowiedniego rejestru danych. Może on zostać podłączony przez kontroler TAP pomiędzy nóżki TDI oraz TDO w celu szeregowego wprowadzenia instrukcji lub odczytu danych kontrolnych (tzw. Capture Value). Część instrukcji jest narzucona przez standard (SAMPLE, EXTEST i BYPASS), część jest proponowana, ale opcjonalna (np. INTEST, IDCODE, HIGHZ, RUNBIST itd.). Istnieje również możliwość dodania własnych instrukcji.
- Grupa rejestrów określanych jako rejestry danych. W każdym układzie muszą być przynajmniej 2 rejestry danych: Rejestr Brzegowy (Boundary Register), służący do odczytywania i wymuszania stanów nóżek wejściowych oraz Rejestr Bypass (Bypass Register). Standard pozwala również na umieszczenie rejestrów opcjonalnych lub dodanie własnych. Rejestry danych umieszczane są pomiędzy TDI oraz TDO w zależności od instrukcji dekodowanej przez Rejestr Instrukcji oraz stanu kontrolera TAP.



Rys. 3.7: Schemat układu ścieżki brzegowej w PACu.

W PACu umieszczono 11 dodatkowych rejestrów: 9 służących do programowania wzorców w blokach, jeden tzw. rejestr masek służący do programowania m.in. LUT, oraz rejestr Intscan, dzięki któremu można odczytać wartość sygnałów „track” (bitów informujących, czy pojawił się ślad odpowiadający wpisanemu wzorcowi, patrz pp. 3.2).

Zaprogramowanie PACa składa się z następujących bitów:

Rejestr bloków:

- MUX – $9 \times 160 \times 3$ czterobitowych liczb;
- DMUX – 8×62 czterobitowych liczb (bloki 1 – 8);
- 62 czterobitowe liczby (wykorzystywane 3 bity) (blok 9);


Rejestr masek:

- LUT Hpt – 16 czterobitowych liczb;
- LUT Hpt – 8 trzybitowych liczb;
- Maskowanie bitów wejściowych – 124 bity;

- Znak – 4 bity;
- Flaga – 1 bit.

4 Układ testowy

Schemat układu testowego przedstawia Rys. 4.1. PUNIT oraz płyta z kontrolerem szczyki brzegowej, na której umieszczona jest płytka testowa PACów znajdują się w kasecie VME – standardowym urządzeniu umożliwiającym współpracę układów elektronicznych z komputerem. Na płycie testowej znajdują się procesor PAC oraz Altera ACEX (programowalny procesor FPGA). Zaprogramowania PACa są ładowane z komputera bezpośrednio przez płytę kontrolera BS, natomiast wymuszenia wysyłane są do PUNITa i poprzez Altere trafiają do PACa, podobnie odpowiedzi PACa są przesyłane poprzez Altere do PUNITa.



Rys. 4.1: Schemat układu testowego.

4.1 PUNIT (Logic Patern Unit)

PUNIT jest blokiem VME składająca się z osmiu chipów FIFO (kolejek First in First Out) o pojemności 4K 16-bitowych słów [8]. Każdy z nich może zostać zdefiniowany jako wejściowy (IN) lub wyjściowy (OUT). Do FIFO zdefiniowanych jako OUT można przy pomocy komputera wpisać sekwencje bitów. Po przekazaniu komendy START sekwencje te wysyłane są przez panel frontowy do podłączonego urządzenia (w tym przypadku płytki testowej), a jednocześnie odpowiedzi urządzenia są odczytywane przez FIFO zdefiniowane


jako IN. Po zakończeniu tej operacji bity z FIFO IN mogą zostać odczytane przez komputer. W omawianym układzie testowym wykorzystywane zostały cztery FIFO zdefiniowane jako wyjściowe i jeden zdefiniowany jako wejściowy.

Aby umożliwić synchronizację PUNITa z podłączonymi do niego urządzeniami możliwe jest opóźnienie sygnału danych wychodzących i wchodzących do PUNITa względem sygnału zegara w zakresie 0 – 32 ns.

4.2 Tryby pracy układu testowego

Jak zostało wcześniej wspomniane, PAC oczekuje danych wejściowych na opadającym i rosnącym zboczu zegara, natomiast PUNIT może je wysyłać jedynie na zboczach rosnących. Zadaniem Altery jest więc odpowiednie przygotowanie dla PAC danych wejściowych wysyłanych przez PUNIT. Możliwe są dwa rozwiązania (Rys. 4.2):

- PAC pracuje z taką samą częstotliwością jak PUNIT, jednak właściwe wymuszenia są przekazywane przez Alterę do PACa w co drugie taktie zegara, na przemian z wymuszeniami zerowymi,
- PAC pracuje z częstotliwością o połowę mniejszą niż PUNIT (sygnał z generatora jest mnożony przez Alterę), ale wymuszenia są przekazywane w każdym taktie zegara.



Rys. 4.2: Tryby pracy układu testowego. Tryb pierwszy (u góry) – wymuszenia są wysyłane do PACa w co drugie taktie zegara, tryb drugi (u dołu) – wymuszenia wysyłane są w każdym taktie zegara, ale PAC pracuje z częstotliwością dwa razy mniejszą niż PUNIT.

Tryb pierwszy wykorzystywany był do testowania PACa przy częstotliwości 50 MHz (częstotliwość o 10 MHz większa, niż będzie w eksperymencie). Ponieważ PUNIT może pracować stabilnie z maksymalną częstotliwością ok. 60 MHz, dlatego nie można wykorzystać trybu

drugiego z częstotścią 100 MHz. Tryb drugi używany był przy testach wstępnych z niższą częstotścią.

4.3 Synchronizacja danych z sygnałem zegara


Dla poprawnego działania układu testowego niezwykle ważna jest synchronizacja sygnału zegara z danymi wchodzącymi do Altery, PACa oraz PUNITa. Jej uzyskanie możliwe jest poprzez ustawianie:

- opóźnienia między dwoma sygnałami generatora: Out – podawanym do płytki testowej i Tryg – podawanym do PUNITa,
- w PUNICie - opóźnienia sygnałów wyjściowych i wejściowych,
- opóźniania sygnału zegara podawanego na PACa poprzez odpowiednie programowanie Altery.

Przy częstotści 50 MHz prawidłowe działanie układu uzyskano używając następujących ustawień:

- 8,1 ns – opóźnienie w generatorze,
- 9 ns – wyjściowe opóźnienie PUNITa,
- 6 ns – wejściowe opóźnienie PUNITa,
- 5,7 ns – opóźnienie sygnału zegara przekazywanego do PACa przez Alterę.


Zbadane przy pomocy oscyloskopu ustawienia sygnałów względem zegara przedstawia Rys. 4.3.



Rys. 4.3: Usytuowanie sygnału zegara względem sygnałów danych użyte w testach z częstotścią 50 MHz.

4.4 Baza danych

Testowe zaprogramowania PACa oraz zestawy wymuszeń zgromadzone są w komputerowej bazie danych typu SQL (Rys. 4.4). Podstawowym jej obiektem jest tzw. Vector Item, składający się z jednego wymuszenia, wskaźnika do zaprogramowania oraz właściwej odpowiedzi PACa na to wymuszenie przy takim zaprogramowaniu. Vector Items zgrupowane są w wektory testowe. Zaprogramowania zapisane są w zrozumiałym dla człowieka formacie, na odpowiedni ciąg bitów tłumaczone są przez program testujący.



Rys. 4.4: Schemat bazy danych, w której zapisane są zaprogramowania i wektory testowe.

4.5 Program testujący

Program obsługujący układ testowy został stworzony przy pomocy pakietu Borland C++ Builder. Umożliwia on edycję wektorów testowych i zaprogramowań (wpisywanie, kopiowanie, usuwanie) oraz ładowanie zaprogramowań, wysyłanie pojedynczych wymuszeń albo jednego lub całej serii wektorów testowych. Ponieważ jeden wektor testowy może wymagać kilku różnych załadowań, program sprawdza każdy Vector Item i jeśli wskazuje on na inne zaprogramowanie, niż aktualnie znajdujące się w PACu, automatycznie go przeladowuje. Program porównuje odpowiedzi PACa z zapisanymi w bazie danych i informuje o ewentualnych błędach. Program umożliwia, poprzez interfejs ścieżki brzegowej, odczytanie stanów nóżek PACa w dowolnym momencie. Zawiera również symulator PACa, tzn. procedurę obliczającą odpowiedź PACa na zadane wymuszenie przy ustalonym zaprogramowaniu.

Ponieważ do przetestowania PACa potrzeba było dużej liczby zaprogramowań i wymuszeń, stworzone zostały procedury umożliwiające ich automatyczną generację.

5 Testy PACa

Procesor PAC jest układem bardzo skomplikowanym, zawiera dużą liczbę różnych podukładów, z których część jest programowalna. Nie jest możliwe zbadanie odpowiedzi PACa na każde możliwe wymuszenie przy dowolnym zaprogramowaniu – liczba możliwych kombinacji jest astronomicznie wielka. Dlatego aby mieć pewność, że PAC funkcjonuje prawidłowo, szczególnie przetestowano działanie każdego podukładu PACa.

Przeprowadzone testy PACa można podzielić na dwie zasadnicze kategorie: testy mechanizmu programowania, wykonywane głównie przy pomocy narzędzi układu szczyki brzegowej oraz testy sprawdzające poprawność funkcjonowania logiki PAC, oparte na analizie odpowiedzi PACa na wymuszenia przy odpowiednim zaprogramowaniu.

5.1 Testy mechanizmu programowania

Pierwsze testy, jakim został poddany PAC, miały na celu sprawdzenie działania układu szczyki brzegowej, przez który realizowane jest programowanie PACa. Sprawdzono, czy kontroler TAP poprawnie wykonuje instrukcje zapisane rejestrze instrukcji, czy właściwie wybiera każdy rejestr. Zbadano też, czy w każdy z rejestrów da się wpisać bity przez TDI i poprawnie je odczytać przez TDO. Ponieważ zauważono pojawianie się przekłaman bitów, do programu testującego dodano funkcje umożliwiające wielokrotne wpisywanie i jednoczesne odczytywanie ciągu bitów w wybrany rejestr i automatyczne porównanie bitów odczytanych z wpisanymi. Pozwoliło to na dokładniejszą analizę tych błędów i warunków ich powstawania.

Spróbowano też uzyskać odpowiedzi PACa wymuszając stany nóżek wejściowych przy pomocy rejestru brzegowego przy pewnym prostym zaprogramowaniu.

5.2 Testy poprawności działania logiki PACa

Testy logiki PACa miały za zadanie sprawdzenie działania każdego podukładu procesora poprzez analizę odpowiedzi na wysyłane wymuszenia przy odpowiednim zaprogramowaniu. Aby ułatwić zlokalizowanie ewentualnych błędów, testy starano się układać tak, aby wynik testu danego układu był jak najmniej zależny od błędów w pozostałych układach. PACa testowano „od tyłu”, tzn. począwszy od układów znajdujących się najbliżej wyjścia, gdyż od nich zależy każda odpowiedź procesora. Ewentualne błędy w tych układach zafalszowałyby wyniki testów wszystkich wcześniejszych podukładów. Testy podukładów programowalnych miały za zadanie sprawdzenie ich działania przy każdym możliwym zaprogramowaniu. Testy pozostałych podukładów powinny zbadać ich odpowiedzi na wszystkie możliwe sygnały na ich wejściach. Zaprogramowania i wymuszenia powinny być tak konstruowane, aby na podstawie analizy odpowiedzi można było stwierdzić naturę i umiejscowienie ewentualnego błędu.

W PACu znajduje się wielka liczba podukładów niektórych rodzajów, np. multiplekserów jest kilka tysięcy. Nie ma sensu tworzenie jednego zaprogramowania do przetestowania jednego takiego podukładu. Testy konstruowano więc w ten sposób, aby jedno zaprogramowanie pozwalało przetestować wszystkie podukłady tego samego typu, natomiast wymuszenie powodowało zadziałanie tylko jednego z tych podukładów.

Przy tworzeniu testów pomocne okazało się postawienie pytań, na które każdy z testów powinien odpowiedzieć:

- Test układu „Lpt if not Hpt & flag”.
„Czy układ działa poprawnie przy obu wartościach bitu flagi?”
- Test LUTów.

- „Czy w każda komórka LUT da się wpisać każda możliwa wartość? Czy jest wybierana właściwa komórka LUT?”
- Test układu „Bigger only”.
„Czy spośród śladów pozytywnego i negatywnego wybierany jest ślad z wyższym kodem?”
 - Test układów „Code of the biggest”.
„Czy wybierany jest ślad z najwyższym kodem?”
 - Test demultiplekserów (DMUX).
„Czy każdej grupie śladów da się przypisać każda możliwa wartość DMUX?”
 - Test multiplekserów (MUX) i układu grupowania śladów (Track grouping).
„Czy każdy multiplekser działa poprawnie po wpisaniu każdej możliwej wartości? Czy każdy wzorzec jest kierowany do właściwego demultipleksera?”
 - Test układów definicji śladu („Track signal”).
„Czy odpowiedź ma właściwą jakość? Czy wybierany jest ślad z wyższą jakością?”
 - Test układu dystrybucji bitów wejściowych do bloków.
„Czy z bitów wejściowych są właściwie obliczane logiczne OR?”
 - Test układu maskowania bitów wejściowych.
„Czy bity wejściowe są prawidłowo maskowane?”

Dokładny opis sposobu konstrukcji zaprogramowania i wymuszeń dla poszczególnych testów znajduje się w Dodatku A.

Testami tymi przebadano 20 procesorów PAC. Testy były wykonywane automatycznie przy pomocy odpowiedniej funkcji programu testowego. Funkcja ta porównywała otrzymane odpowiedzi PACa z poprawnymi odpowiedziami zapisanymi w bazie danych i wyniki zapisywała do pliku. Jeśli w odpowiedziach na któryś z wektorów testowych pojawiły się błędy, PAC był jeszcze raz ładowany tym samym zaprogramowaniem i dany test był powtarzany. Dzięki temu można było stwierdzić charakter błędów: jeśli po przeprogramowaniu nadal obserwowano takie same błędy, można przypuszczać, że wynikały one z wad konstrukcyjnych procesora. Natomiast, jeśli po przeprogramowaniu obserwowano inne błędy lub nie obserwowano ich wcale, znaczyło to, że były one skutkiem przekłaman bitów programujących.

Przetestowanie jednego procesora zajmowało ok. pół godziny, najwięcej czasu pochłaniało odczytanie wektorów testowych i zaprogramowania z bazy danych.

Zanim przystąpiono do wykonywania powyższych testów sprawdzono, czy PAC reaguje na wszystkie bity wejściowe. Po odpowiednim zaprogramowaniu PACa wysyłano wymuszenia zawierające po jednym bicie z każdej płaszczyzny, tak aby przynajmniej jeden raz każdy bit otrzymał wartość „1”. Zauważono brak odpowiedzi na kilka bitów. Po przebadaniu płytki testowej oscyloskopem stwierdzono, że zostały na niej niewłaściwie

wykonane dwie ściezki. Błąd ten poprawiono. Pozostałe bity prawidłowo dochodziły do nóżek PACa, mimo to na niektóre z nich procesor nie reagował. Przyczyna okazały się błędy w konstrukcji PACa.


Po stwierdzeniu błędów konieczne było „reczne” dokładne ich zbadanie przy pomocy specjalnie konstruowanych zaprogramowan i wymuszeń.

6 Stwierdzone błędy

Stwierdzone błędy występują we wszystkich dwudziestu przebadanych procesorach i wynikają z błędów w projekcie układu scalonego. Nie zauważono żadnych wad występujących tylko w pojedynczych PACach. Wszystkie procesory działają jednakowo stabilnie przy częstotliwości 50 MHz. Zauważono natomiast różnice między poszczególnymi PACami w częstotliwości pojawiania się przekłamań bitów rejestru masek przy programowaniu z włączonym zegarem (pp. 6.2). W pięciu PACach przekłamania takie pojawiały się w ok. 30% zaprogramowan, podczas gdy w innych pięciu złe zaprogramowania stanowiły mniej niż 5%. W przypadku pozostałych dziesięciu procesorów przekłamania występowały w kilkunastu procentach zaprogramowan.

6.1 Złe połączone przerzutniki w rejestrze masek

Przy pierwszych próbach wpisywanie bitów w rejestr masek stwierdzono błąd w jego konstrukcji. Rejestry układu ściezki brzegowej zbudowane są z szeregowo połączonych przerzutników (Rys. 6.1).



Rys. 6.1: Schemat połączenia przerzutników ściezki brzegowej. Liniami przerywanymi oznaczone są prawidłowe połączenia, liniami ciągłymi – wykonane w rejestrze masek.

Bitów podawanych na początku łańcucha są kolejno po nim przesuwane. Po wpisaniu całego ciągu bitów przewidzianego dla danego rejestru, na wyjściach przerzutników powinny pojawić się bity tworzące zaprogramowanie. Każdy przerzutnik ma dwa wyjścia: zwykłe i zanegowane. Standardowo wejście jednego przerzutnika łączy się ze zwykłym wyjściem poprzedniego. W PACu jednak, w części łańcucha rejestru masek, wejścia zostały podłączone do zanegowanego wyjścia. Przez to, po wpisaniu całego ciągu, co drugi bit jest negowany parzysta liczba razy, w wyniku czego jego końcowa wartość jest taka sama, jak początkowa, a co drugi jest negowany nieparzysta liczba razy i jego końcowa wartość jest negacją wartości początkowej. Tak więc aby na wyjściach przerzutników pojawił się ciąg np. 11110000 trzeba

wpisac: 01011010. Zostaloby to uwzględniony w programie testujacym, w procedurze przekladajacej zaprogramowanie zapisane w bazie na ciag bitów wysylanych do PACa.

6.2 Przeklamania bitów wpisywanych w rejestr masek

Wpisujac i odczytujac bity z rejestru masek zauwazono pojawianie sie przeklamania, tzn. w odczytanym ciagu kilka bitów zmienionych bylo z „1” na „0” lub odwrotnie. Przeklamania te mialy przypadkowy charakter, tzn. na wszystkich pozycjach w ciagu pojawialy sie z podobna czestoscia. Przy przeprowadzaniu testów z uzcieniem wymuszen rowniez zauwazono problemy z programowaniem rejestru masek: zamaskowywanie niektóre bitów wejsciowych lub zmiane wartosci kodów wpisanych w LUTy. Sugerowalo to, ze te przypadkowe przeklamania pojawiaja sie juz przy wpisywaniu bitów do rejestru, a nie przy ich odczytywaniu. Po szczególowych badaniach, polegajacych na wielokrotnym wpisywaniu i odczytywaniu ciagu bitów w rejestr masek, okazalo sie, ze przeklamania pojawiaja sie wtedy, gdy podczas programowania PACa podawany jest na niego sygnal zegara.

6.3 Wplyw wysylania wymuszen na dzialanie ukkladu sciezki brzegowej

Zauwazono rowniez, ze na dzialanie ukkladu sciezki brzegowej ma wplyw to, czy na PACa podawane sa wymuszenia. Na nózki wejsciowe PACa, który byl wczesniej zaprogramowany pustym zaprogramowaniem (tzn. skladajacym sie z samych zer), wysylane byly z Altery wymuszenia skladajaca sie z samych jedynek. Bity wchodzace przez TDI do ukkladu sciezki brzegowej przesyłane byly przez rejestr BYPASS, dzieki czemu omijaly pozostale rejestry i nie zmienialy zaprogramowania. Stwierdzono, ze ok. 1/3 ciagów bitów odczytanych z TDO zawierala bledy. Zmniejszenie liczby jedynek wysylanych na nózki wejsciowe powodowalo zmniejszenie czestosci wystepowania bledów.

Natomiast, jesli wczesniej wpisano w PACa zaprogramowanie zawierajace przynajmniej jeden wzorzec sladu, to, jesli na nózki wejsciowe wysylane byly same jedynki, ukklad sciezki brzegowej calkowicie sie blokowal, tzn. nózka TDO ciagle pozostawala w stanie wysokim, niezaleznie od tego, co bylo wysylane na TDI.

Takie zablokowanie pojawialo sie rowniez przy próbie przesyłania bitów przez rejestry bloków lub masek, niezaleznie od tego, jakie zaprogramowanie bylo wczesniej wpisane.

	Na nózki wejsciowe wysylane same zera	Na nózki wejsciowe wysylane same jedynki
PAC zaprogramowany pustym zaprogramowaniem	<i>Sporadyczne przeklamania bitów</i>	<i>Bledy pojawiaja sie w ok. 1/3 ciagów</i>
PAC zaprogramowany zaprogramowaniem zawierajacym przynajmniej jeden wzorzec	<i>Sporadyczne przeklamania bitów</i>	<i>Zablokowanie ukkladu sciezki brzegowej, nózka TDO pozostaje stale w wysokim stanie</i>


Tabela 1: Wyniki przesyłania bitów w trybie BYPASS w zalezności od zaprogramowania PACa i wysylanych wymuszen.

Należy zauważyć, że wysyłanie sygnału zegara ma wpływ jedynie na programowanie rejestru masek, podczas gdy wysyłanie jedynek na wejściowe nóżki PACa powoduje błędy w działaniu całego układu szczytki brzegowej.

Aby podczas testów logiki PACa ominąć te problemy, program testujący zmodyfikowano w ten sposób, że przed rozpoczęciem programowania z PUNITa wysyłany jest jeden bit o wartości „1” (pozostałe mają wartość „0”), po otrzymaniu którego Altera blokuje przekazywanie sygnału zegara do PACa. W momencie wysyłania wymuszenia wartość tego bitu ustawiana jest na „0”, co jest sygnałem dla Altery do wznowienia przekazywania sygnału zegara.


6.4 Nieprawidłowe obliczanie wejść niektórych MUXów

Jak wcześniej zostało wspomniane, bity wejściowe nie są bezpośrednio przesyłane na wejścia MUXów, lecz są odpowiednio rozdzielane do bloków, a z niektórych są obliczane logiczne OR. Dla każdego bloku inne bity wymagają obliczenia z nich OR, jednak aby zmniejszyć złożoność układu (liczba bramek wykonujących te operacje), część obliczeń wykonują wspólnie dla kilku bloków bramki.



Rys. 6.2: Sposób obliczania wejść MUXów powodujący, że niektóre bity są opóźnione o jeden takt zegara.

I tak na przykład bity MS1_OR1 nr 4, 5, 6, 7 po zsumowaniu są dziewiątym wejściem MUXów bloku 4, natomiast bity MS1_OR1 nr 5, 6, 7, 8 są dziewiątym wejściem MUXów bloku 5 oraz bloku 9. Wspólne bity 5, 6, 7 sumowane są przez jedną bramkę, której wyjście podłączone jest do dwóch bramek sumujących pozostałe dwa bity 4 i 8 (Rys. 6.2). Niestety jednak, nie zostały one podłączone bezpośrednio, lecz przez przerzutnik, opóźniający sygnał o jeden takt zegara. W podobny sposób, tzn. przez dwa stopnie bramek, obliczanych jest kilka innych bitów MS1_OR1 (Rys. 6.3), przez co sygnały im odpowiadające pojawiają się na wejściach MUXów o jeden takt zegara za późno, w momencie, gdy analizowane są już bity z następnego wymuszenia. Natomiast w bloku 9, wejście nr 7 MUXa MS1 oraz OR bitów MS2 obliczane są przez trzy stopnie bramek, w związku z tym opóźnione są o dwa takty zegara.



Rys. 6.3: Schemat orowania bitów MS1_OR1 i MS2. Bity zaznaczone kolorowymi prostokątami docierają do wejść MUXów o jeden takt zegara za późno. Bity zaznaczone dwoma prostokątami opóźnione są o dwa takty.

6.5 Błąd w projekcie MUXów mx1 bloku dziewiątego

PAC nie reaguje na bity MS1_OR4[1...4] (wykorzystywane są one jedynie przez blok 9) chociaż na pewno dochodzą one do nóżek (ich prawidłowa wartość można przeczytać przy pomocy Rejestru Brzegowego) (Rys. 3.3). Przyczyną jest błąd w projekcie MUXów mx1 bloku dziewiątego: ustawienie w programowalnym rejestrze drugiego bitu na 0 powoduje zwarcie do GND gałęzi prowadzących do wejść nr 12 i 13, do których trafiają sygnały z bitów MS1_OR4[1...4].

7 Podsumowanie

Stwierdzone błędy wykluczają użycie testowanej wersji PACa w eksperymencie. Konieczne będzie poprawienie projektu i wyprodukowanie nowej wersji. Będzie ona prawdopodobnie wykonana w nowej technologii 25 μm . Rozważane są również modyfikacje algorytmu, tak aby PAC analizował koincydencje ze wszystkich sześciu warstw komór (zastosowanie nowej technologii pozwoli na zmieszczenie takiego bardziej złożonego układu).

Trwają również badania alternatywnych możliwości zaimplementowania algorytmu PAC w programowalne procesory FPGA.

Dodatek A. Sposób konstruowania testów poprawności działania logiki PACa

1. Testy układu „Lpt if not Hpt & flag”

Test sprawdza odpowiedź na każdy możliwy stan wejściowy układu przy obu wartościach programowalnego bitu flagi.

2. Testy LUTów

„Czy w każdej komórce LUT da się wpisać każdą możliwą wartość? Czy jest wybierana właściwa komórka LUT?”

Zaprogramowania stworzono w ten sposób, aby w kolejne komórki LUTów Hpt wpisywane były kolejne liczby:

zaprogramowanie „Test LUT 1”: LUT[0]=0, LUT[1]=1, LUT[2]=2,...,LUT[15]=15;

W kolejnych zaprogramowaniach ciąg liczb jest przesuwany :

„Test LUT 2”: LUT[0]=0, LUT[1]=2, LUT[2]=3,...,LUT[15]=16;

:

:

„Test LUT 31”: LUT[0]=0, LUT[1]=31, LUT[2]=0,...,LUT[15]=13;

„Test LUT 32”: LUT[0]=0, LUT[1]=0, LUT[2]=1,...,LUT[15]=14;

(w LUT[0] wpisane było zawsze 0).

W każdym zaprogramowaniu wpisano też 16 wzorców, DMUXy zaprogramowano kolejnymi liczbami tak, aby wzorce te wskazywały na wszystkie komórki LUTów. Wymuszeni odpowiadały wpisanym wzorcom.

W podobny sposób przebadano LUT Lpt. Ponieważ składa się on jedynie z 8 czterobitowych komórek, potrzeba do tego 16 zaprogramowań.

3. Testy układu „Bigger only”

„Czy spośród śladów pozytywnego i negatywnego wybierany jest ślad z wyższym kodem?”

Komórki LUT Hpt zaprogramowano kolejnymi liczbami od 0 do 15. W jeden z bloków wpisano po 15 wzorców pozytywnych i negatywnych, odpowiadające im DMUXy zaprogramowano kolejnymi liczbami 1-15. Każde wymuszenie zawierało bity odpowiadające dwóm wzorcom – jednemu pozytywnemu i jednemu negatywnemu. Wymuszenia zostały zrobione tak, aby każdy wzorec negatywny (a więc każdy możliwy kod negatywny) został porównany z każdym wzorcem pozytywnym.

Podobnie sprawdzono układ Lpt.

4. Testy układów „Code of the biggest”

„Czy wybierany jest ślad z najwyższym kodem?”

Każdy z czterech układów przetestowano podobnie jak układ „Bigger only”, z tym, że wymuszenia zawierały bity odpowiadające dwóm wzorcom tego samego znaku. Dodatkowo stworzono kilka wymuszeń, w których porównywanych było więcej niż dwa ślady

5. Test demultiplekserów (DMUX)

„Czy każdej grupie śladów da się przypisać każda możliwa wartość DMUX?”

W PACu znajduje się 9×62 DMUXów. Aby odpowiedzieć na powyższe pytanie należy sprawdzić, czy w każdy z nich można wpisać każdą możliwą wartość, tzn. liczbę z zakresu 0 – 15 (bloki 1-8) lub 0 – 7 (blok 9). Należy też skonstruować takie wzorce, aby wymuszenia im odpowiadające pasowały tylko do jednego wzorca, prowadzącego do demultipleksera, który ma być przez to wymuszenie testowany.

Zaprogramowania stworzono w następujący sposób: w każdym zaprogramowaniu w LUTy wpisano kolejne liczby. W każdy blok wpisano następujące wzorce i wartości DMUX:

Zaprogramowanie nr 1:

Wzorce pozytywne, bloki 1-8.

nr wzorca	16	24	...	44	48	50	52	54	56	58	60	62	64	65	66	...	71	72	73	74	...	80
mx1	2	3		7	8	6	7	8	4	5	6	7	8	1	2		7	8	1	2		8
mx3	3	4		8	9	5	6	7	4	5	6	7	8	1	1		1	1	3	4		10
mx4	1	2		6	7	1	2	3	1	2	3	4	5	1	2		7	8	2	3		9
Nr DMUX	1	2		6	7	8	9	10	11	12	13	14	15	16	17		22	23	24	25		31
Wartość DMUX	15	14		10	9	8	7	6	5	4	3	2	1	1	15		10	9	8	7		1

Wzorce negatywne, bloki 1- 8.

Nr wzorca	16	24	...	44	48	50	52	54	56	58	60	62	64	65	66	...	71	72	73	74	...	80
mx1n	8	7		3	2	4	3	2	6	5	4	3	2	9	8		3	2	9	8		2
mx3	9	8		4	3	7	6	5	8	7	6	5	4	11	11		11	11	9	8		2
mx4	11	10		6	5	11	10	9	11	10	9	8	7	11	10		5	4	10	9		3
Nr DMUX	1	2		6	7	8	9	10	11	12	13	14	15	16	17		22	23	24	25		31
Wartość DMUX	15	14		10	9	8	7	6	5	4	3	2	1	1	15		10	9	8	7		1

Blok 9, wzorce pozytywne.

Nr wzorca	16	24	...	50	52	54	56	58	...	67	68	69	70	71	72	...	78	79	80
mx1p	11	11		11	11	11	11	11		11	11	11	11	11	11		11	11	11
mx3	7	7		7	7	8	8	8		8	8	8	9	9	9		9	9	9
mx4	3	4		10	11	1	2	3		9	10	11	1	2	3		9	10	11
Nr DMUX	1	2		8	9	10	11	12		18	19	20	21	22	23		29	30	31
Wartość DMUX	1	7		1	7	6	5	4		7	6	5	4	3	2		3	2	1

Blok 9, wzorce negatywne.

Nr wzorca	16	24	...	50	52	54	56	58	...	67	68	69	70	71	72	...	78	79	80
mx1n	1	1		1	1	1	1	1		1	1	1	1	1	1		1	1	1
mx3	3	3		3	3	2	2	2		2	2	2	1	1	1		1	1	1
mx4	9	8		2	1	11	10	9		3	2	1	11	10	9		3	2	1
Nr DMUX	1	2		8	9	10	11	12		18	19	20	21	22	23		29	30	31
Wartosc DMUX	1	7		1	7	6	5	4		7	6	5	4	3	2		3	2	1

Taka konstrukcja umożliwia przetestowanie jednym zaprogramowaniem wszystkich demultiplekserów. Ponieważ w demultipleksery Hpt można wpisać liczby od 0 do 15, potrzeba 15 takich zaprogramowań. W kolejnych zaprogramowaniach zwiększano o jeden (modulo 15 w blokach 1 – 8, modulo 7 w bloku 9) wartość liczby wpisanej w każdego DMUXa, natomiast wzorce pozostawiono bez zmian. Dla każdego zaprogramowania wygenerowano wymuszenia odpowiadające kolejnym wzorcom.

6. Test multiplekserów i układu grupowania śladów (Track grouping)

„Czy każdy multiplekser działa poprawnie po wpisaniu każdej możliwej wartości? Czy każdy wzorec jest kierowany do właściwego demultipleksera?”

W PACu jest $9 \times 3 \times 160$ multiplekserów. Udzielenie odpowiedzi na te pytania wymaga wpisania w każdy z nich każdej możliwej wartości. Aby można było sprawdzić, czy ślady są poprawnie grupowane i kierowane do właściwych demultiplekserów, każdy z demultiplekserów zaprogramowano inną wartością, a w LUTy wpisano kolejne liczby. W każdy z bloków wpisano następujące wzorce:

Zaprogramowanie nr 1.

Wzorce pozytywne, bloki 1 - 8

Nr wzorca	1	2	...	9	10	11	12	13	...	19	20	21	22	...	67	68	...	75	76	77	78	79	80
Msp1p	1	2		9	1	1	2	3		9	1	2	2		7	8		6	7	7	8	9	1
Msp3	2	3		10	11	1	2	3		9	10	11	1		2	3		10	11	1	2	3	4
Msp4	1	2		9	10	11	1	2		8	9	10	11		1	2		9	10	11	1	2	3
Wartosc DMUX	1	1		1	1	1	1	1		2	2	2	2		3	4		11	12	13	14	15	1

Wzorce negatywne bloki 1 - 8

Nr wzorca	1	2	...	9	10	11	12	13	...	19	20	21	22	...	67	68	...	75	76	77	78	79	80
Msp1n	1	2		9	1	1	2	3		9	1	2	2		7	8		6	7	7	8	9	1
Msp3	1	2		9	10	11	1	2		8	9	10	11		1	2		9	10	11	1	2	3
Msp4	2	3		10	11	1	2	3		9	10	11	1		2	3		10	11	1	2	3	4
Wartosc Dmux	1	1		1	1	1	1	1		2	2	2	2		3	4		11	12	13	14	15	1

Wzorce pozytywne, blok 9

Nr wzorca	1	2	...	9	10	11	12	13	14	15	...	25	26	...	66	67	...	75	76	77	78	79	80
Msp1p	1	2		9	10	11	12	13	1	2		12	13		1	2		10	11	12	13	1	2
Msp3	1	2		9	1	2	3	4	2	3		4	5		6	7		6	7	8	9	7	8
Msp4	1	2		9	10	11	1	2	1	2		1	2		1	2		10	11	1	2	2	3
Wartosc DMUX	1	1		1	1	1	1	1	1	1		3	3		3	4		5	6	7	1	2	3

Wzorce negatywne, blok 9

Nr wzorca	1	2	...	9	10	11	12	13	14	15	...	25	26	...	66	67	...	75	76	77	78	79	80
Msp1p	1	2		9	10	11	12	13	1	2		12	13		1	2		10	11	12	13	1	2
Msp3	1	2		9	1	2	3	4	2	3		4	5		6	7		6	7	8	9	7	8
Msp4	2	3			11	1	2	3	2	3		2	3		2	3		11	1	2	3	3	4
Wartosc DMUX	1	1		1	1	1	1	1	1	1		3	3		3	4		5	6	7	1	2	3

W ten sposób można jednym zaprogramowaniem przetestować wszystkie multipleksery. Aby w każdym MUX przynajmniej raz była wpisana każda możliwa wartość, w kolejnych zaprogramowaniach schemat wzorców w każdym bloku należy przesunąć o jedną kolumnę w prawo (wzorec 77 przechodzi we wzorec pierwszy) (wzorce 78, 79, 80 bloków 1 – 8 i 79, 80 bloku 9 wymagają odseparowanego traktowania). Wartości DMUX-ów pozostają bez zmian. W ten sposób skonstruowano 13 zaprogramowań.

7. Testy układów definicji śladu („Track signal”)

„Czy odpowiedź ma właściwą jakość? Czy wybierany jest ślad z wyższą jakością?”

Przetestowanie każdego z 9×160 układów definicji śladu wymaga zaprogramowania wszystkich multipleksersów. Wzorce muszą być jednak takie, aby każdy ślad o dowolnej jakości był jednoznacznie zdefiniowany, tzn. pasował tylko do jednego wzorca. Ponieważ takich jednoznacznych wzorców nie da się zrobić zbyt wielu, dlatego w jednym zaprogramowaniu zapisywano jedynie wzorce jednego rodzaju (pozytywne lub negatywne) jednego bloku. Stworzono 16 zaprogramowań testujących bloki 1-8, w każdym z nich w jeden blok wpisano następujące wzorce:

Wzorce wpisywane w bloki 1-8

blok 8 (1)

Nr wzorca	1	2	...	9	10	11	12	13	...	20	21	22	...	67	68	...	75	76	77	78	79	80	80
Msp1p	1	1		1	1	1	2	2		2	2	2		7	7		7	7	7	8	8	8	1
Msp3	1	2		9	10	11	1	2		9	10	11		1	2		9	10	11	1	2	3	1
Msp4	1	2		9	10	11	2	3		10	11	1		7	8		4	5	6	8	9	10	1
Wartosc DMUX	2	2		2	2	2	2	2		2	2	2		2	2		2	2	2	2	2	2	1

Dodatkowy wzorec w bloku 8 (dla testów bloków 1-4) lub w bloku 1 (dla testów bloków 5-8) służył do porównywania z nim śladów o różnej jakości. Przetestowanie bloku 9 wymagało stworzenia 4 dodatkowych zaprogramowań o nieco innym schemacie.

Dla każdego wzorca zrobiono po cztery wymuszenia, z których każde zawierało ślad o innej jakości. Stworzono też wymuszenia zawierające jeden ślad odpowiadającym testowanemu wzorcowi i jeden odpowiadający dodatkowemu wzorcowi z bloku 8 (lub bloku 1). Dla każdego wzorca stworzono 20 takich wymuszeń, tak, aby przetestować wszystkie kombinacje jakości tych dwóch śladów.

Dodatkowo zrobiono też wymuszenia zawierające po jednym bicie z tylko dwóch płaszczyzn, odpowiedź na nie powinna składać się z samych zer.

8. Test układu dystrybucji bitów wejściowych do bloków.

„Czy z bity wejściowych są właściwie obliczane logiczne OR?”

W każdym bloku wpisano kilka wzorców takich, aby multipleksery wskazywały na wejścia, które są wynikiem sumowania kilku bitów wymuszenia.

9. Test układu maskowania bitów wejściowych.

„Czy bity wejściowe są prawidłowo maskowane?”

Stworzono cztery zaprogramowania, w każdym zamaskowano wszystkie bity z jednej płaszczyzny. Wpisano też takie wzorce, aby można było sprawdzić każdy bit wejściowy.

Dodatek B. Nóżki PACa

	1	2	3
1	C3	ms1p_or4*<5>	x_in<27>
2	B2	vdd	
3	B1	gnd	
4	D3	ms1p_or4*<6>	x_in<28>
5	C2	ms2p_or4*<1>	x_in<33>
6	C1	ms2p_or4*<2>	x_in<34>
7	D2	ms2p_or4*<3>	x_in<35>
8	E3	ms2p_or4*<4>	x_in<36>
9	D1	ms2p_or4*<5>	x_in<37>
10	E2	ms1_or4*<1>	x_in<16>
11	E1	gnd	
12	F3	vdd	
13	F2	gnd	
14	F1	vdd	
15	G2	ms1_or4*<2>	x_in<17>
16	G3	ms1_or4*<3>	x_in<18>
17	G1	ms1_or4*<4>	x_in<19>
18	H1	ms1_or4*<5>	x_in<20>
19	H2	ms1_or4*<6>	x_in<21>
20	H3	ms1_or4*<7>	x_in<22>
21	J1	tdi	(JTAG)
22	J2	vdd	
23	K1	gnd	
24	J3	tms	(JTAG)
25	K2	tdo	(JTAG)
26	L1	tck	(JTAG)
27	M1	trst	(JTAG)
28	K3	gnd	
29	L2	vdd	
30	N1	empty	
31	L3	code<7>	code<7>
32	M2	code<6>	code<6>
33	N2	code<5>	code<5>
34	L4	code<4>	code<4>
35	M3	vdd	
36	N3	gnd	
37	M4	code<3>	code<3>
38	L5	code<2>	code<2>
39	N4	code<1>	code<1>
40	M5	code<0>	code<0>
41	N5	ms2_or*<4>	x_in<29>
42	L6	vdd	
43	M6	gnd	
44	N6	ms2_or*<3>	x_in<31>
45	M7	ms4_or1*<12>	x_in<61>
46	L7	ms4_or1*<11>	x_in<60>
47	N7	ms4_or1*<10>	x_in<59>
48	N8	ms4_or1*<9>	x_in<58>
49	M8	vdd	
50	L8	gnd	
51	N9	ms4_or1*<8>	x_in<57>
52	M9	ms4_or1*<7>	x_in<56>
53	N10	ms4_or1*<6>	x_in<55>
54	L9	ms4_or1*<5>	x_in<54>
55	M10	ms4_or1*<4>	x_in<53>
56	N11	vdd	
57	N12	gnd	
58	L10	ms4_or1*<3>	x_in<52>
59	M11	ms4_or1*<2>	x_in<51>
60	N13	ms4_or1*<1>	x_in<50>

	1	2	3
61	L11	empty	
62	M12	empty	
63	M13	empty	
64	K11	vdd	
65	L12	gnd	
66	L13	vdd	
67	K12	gnd	
68	J11	ms3_or1*<1>	x_in<38>
69	K13	ms3_or1*<2>	x_in<39>
70	J12	ms3_or1*<3>	x_in<40>
71	J13	gnd	
72	H11	vdd	
73	H12	ms3_or1*<4>	x_in<41>
74	H13	ms3_or1*<5>	x_in<42>
75	G12	clock	
76	G11	ms3_or1*<6>	x_in<43>
77	G13	ms3_or1*<7>	x_in<44>
78	F13	vdd	
79	F12	gnd	
80	F11	vdd	
81	E13	gnd	
82	E12	ms3_or1*<8>	x_in<45>
83	D13	ms3_or1*<9>	x_in<46>
84	E11	ms3_or1*<10>	x_in<47>
85	D12	ms3_or1*<11>	x_in<48>
86	C13	ms3_or1*<12>	x_in<49>
87	B13	gnd	
88	D11	vdd	
89	C12	empty	
90	A13	empty	
91	C11	ms1_or1*<1>	x_in<0>
92	B12	ms1_or1*<2>	x_in<1>
93	A12	ms1_or1*<3>	x_in<2>
94	C10	ms1_or1*<4>	x_in<3>
95	B11	ms1_or1*<5>	x_in<4>
96	A11	gnd	
97	B10	vdd	
98	C9	ms1_or1*<6>	x_in<5>
99	A10	ms1_or1*<7>	x_in<6>
100	B9	ms1_or1*<8>	x_in<7>
101	A9	ms1_or1*<9>	x_in<8>
102	C8	ms1_or1*<10>	x_in<9>
103	B8	gnd	
104	A8	vdd	
105	B7	ms1_or1*<11>	x_in<10>
106	C7	ms1_or1*<12>	x_in<11>
107	A7	ms1_or1*<13>	x_in<12>
108	A6	ms1_or1*<14>	x_in<13>
109	B6	ms1_or1*<15>	x_in<14>
110	C6	gnd	
111	A5	vdd	
112	B5	ms1_or1*<16>	x_in<15>
113	A4	ms2_or*<1>	x_in<29>
114	C5	ms2_or*<2>	x_in<29>
115	B4	ms1p_or4*<1>	x_in<23>
116	A3	ms1p_or4*<2>	x_in<24>
117	A2	gnd	
118	C4	vdd	
119	B3	ms1p_or4*<3>	x_in<25>
120	A1	ms1p_or4*<4>	x_in<26>

Tabela zawiera opis funkcji nóżek PACa. W kolumnie 1 znajdują się nazwy nóżek PACa (według rysunku poniżej), w kolumnie 2 opis ich funkcji, w kolumnie 3 nazwa nóżki Alatery, z którą dana nóżka PACa się łączy.

	13	12	11	10	9	8	7	6	5	4	3	2	1
A	•	•	•	•	•	•	•	•	•	•	•	•	•
B	•	•	•	•	•	•	•	•	•	•	•	•	•
C	•	•	•	•	•	•	•	•	•	•	•	•	•
D	•	•	•								•	•	•
E	•	•	•									•	•
F	•	•	•									•	•
G	•	•	•									•	•
H	•	•	•									•	•
J	•	•	•									•	•
K	•	•	•									•	•
L	•	•	•	•	•	•	•	•	•	•	•	•	•
M	•	•	•	•	•	•	•	•	•	•	•	•	•
N	•	•	•	•	•	•	•	•	•	•	•	•	•

Rys B.1: Układ i oznaczenie nóżek PACa.

PODZIEKOWANIA

Chciałbym serdecznie podziękować wszystkim, którzy przyczynili się do powstania niniejszej pracy. W szczególności Panu profesorowi dr hab. Janowi Króliowskiemu za skierowanie mnie na ten temat i wspomaganie mnie swoimi cennymi radami i wskazówkami.

Dziękuję też bardzo Panu Maciejowi Kudle za nieocenioną pomoc, bez której powstanie tej pracy byłoby niemożliwe oraz Michałowi Pietruskiemu za jego wkład w stworzenie oprogramowania i pomoc przy testach.

Dziękuję również Panu Krzysztofowi Kierzkowskiemu oraz Michałowi Wieji, który stworzył symulator PACa.

Bibliografia

- [1] The Muon Project Technical Design Report, **CERN/LHCC 97-32, 1997.**
- [2] CMS The Trigger and Data Acquisition project, Volume I. The Level-1 Trigger, **CERN/LHCC 2000-038.**
- [3] M. Konecki, J. Królikowski, G. Wrochna “Simulation Study of the RPC Based, Single Muon Trigger for CMS”, **CMS TN/92 - 039**
- [4] K. Banzuzi et.al. „Optimisation of the Create Layout of the RPC Pattern Comparator Trigger”, **CMS IN 2001/xxx.**
- [5] M. Konecki, J. Królikowski, I. M. Kudla, G. Wrochna, P Zalewski „PAC version_2 Specification”,
- [6] IEEE 1149.1 Tutorial, <http://www.geopel.com/english/prod/bsc/tutorial.htm>
- [7] Michal Pietrusinski, praca magisterska: „Systemowe podejście do testowania elektroniki wyzwania w eksperymentach wysokiej energii” (Uniwersytet Warszawski 1998).
- [8] “Logic Pattern Unit II (Generator/Readout) – 128 Channel VME Board”, Technical Report, Bologna 2000.